FPGA ToolsTool Introduction
可视化 Moore 状态机编辑器：拖拽添加状态、连线定义转移、设置输出与条件，一键生成可综合的 Verilog 代码，并支持 .fsm.json 项目存档与撤销/重做。
Key Formula / Principle
状态编码（one-hot）：每个状态占 1 位，N 个状态共 N 位 状态编码（binary）：⌈log₂N⌉ 位
Data Processed Locally|All computations run in your browser. Images, formulas, state machine definitions, and any other input data are never sent to any server.
Related Tools
Timing Diagram Tool· FPGA ToolsFIFO Depth Calculator· FPGA ToolsCDC Synchronizer Selector· FPGA ToolsSDC Constraint Generator· FPGA ToolsSetup/Hold Checker· FPGA ToolsPipeline Calculator· FPGA ToolsAI-Verilog Prompt Workbench· FPGA ToolsColor Matrix· ISP Image AlgorithmsGamma Correction· ISP Image AlgorithmsPixel Binning· ISP Image AlgorithmsPipeline· ISP Image AlgorithmsColor Space Converter· ISP Image AlgorithmsHistogram Analysis· ISP Image AlgorithmsTone Curve· ISP Image AlgorithmsCLAHE Auto Contrast· ISP Image Algorithms